Basics of VLSI Design

คำอธิบายของ Basics of VLSI Design

แอพนี้เป็นคู่มือฟรีของ VLSI พร้อมไดอะแกรมและกราฟ มันเป็นส่วนหนึ่งของการศึกษาด้านวิศวกรรมอิเล็กทรอนิกส์และการสื่อสารซึ่งนำหัวข้อสำคัญบันทึกข่าวและบล็อกในเรื่องนี้ ดาวน์โหลดแอปเป็นคู่มืออ้างอิงด่วน & eBook ในวิชาวิศวกรรมอิเล็กทรอนิกส์และการสื่อสารนี้
แอปครอบคลุมมากกว่า 90 หัวข้อของการออกแบบ VLSI ในรายละเอียด หัวข้อเหล่านี้แบ่งออกเป็น 5 หน่วย
คุณสามารถส่งผ่านและประสบความสำเร็จในการสอบหรือสัมภาษณ์ของคุณได้อย่างง่ายดายแอปให้การแก้ไขอย่างรวดเร็วและการอ้างอิงถึงหัวข้อต่างๆเช่นแฟลชการ์ดรายละเอียด
แต่ละหัวข้อเสร็จสมบูรณ์ด้วยไดอะแกรมสมการและรูปแบบอื่น ๆ ของการเป็นตัวแทนกราฟิกเพื่อความเข้าใจที่ง่าย บางหัวข้อที่ครอบคลุมในแอปพลิเคชันนี้คือ:
1 ความทรงจำเซมิคอนดักเตอร์: บทนำและประเภท
2. อ่าน Only Memory (ROM)
3 เซลล์ทรานซิสเตอร์สามตัว
4 เซลล์ทรานซิสเตอร์หนึ่งเซลล์
5 หน่วยความจำแฟลช
6 วงจรตรรกะ Low-Power CMOS: บทนำ
7. การออกแบบอินเวอร์เตอร์ CMOS
8 อินเวอร์เตอร์ MOS: รู้เบื้องต้นเกี่ยวกับลักษณะการสลับ
9. เทคนิคการสแกน
10 เทคนิคการทดสอบตัวเองในตัว (Bist)
11 ในอดีตที่คาดหวังของการออกแบบ VLSI: กฎหมายของมัวร์
12 การจำแนกประเภทวงจรดิจิตอล CMOS
13. ตัวอย่างการออกแบบวงจร
14 VLSI Design Methodologies
15 การออกแบบ VLSI Flow
16 ลำดับชั้นการออกแบบ
17. แนวคิดของความสม่ำเสมอ Modularity และ Locality
18 การผลิต CMOS
19. การผลิตกระบวนการผลิต: ขั้นตอนพื้นฐาน
20 การประดิษฐ์ทรานซิสเตอร์ NMOS
21 การผลิต CMOS: กระบวนการ P-Well
22 การประดิษฐ์ CMOS: กระบวนการ N-Well
23 การประดิษฐ์ CMOS: กระบวนการอ่างทวิน
24 DIAGRAMS ติดและออกแบบเค้าโครงหน้ากาก
25 Transistor MOS: โครงสร้างทางกายภาพ
26 ระบบ MOS ภายใต้อคติภายนอก
27 โครงสร้างและการทำงานของ MOSFET
28 แรงดันไฟฟ้าเกณฑ์ที่ 29 ลักษณะแรงดันไฟฟ้าปัจจุบันของ Mosfet
30 Mosfet Scaling
31. ผลของการปรับขนาด
32 เอฟเฟกต์เรขาคณิตขนาดเล็ก
33 ความสามารถในการ MOS
34 MOS อินเวอร์เตอร์
35 ลักษณะการถ่ายโอนแรงดันไฟฟ้า (VTC) ของอินเวอร์เตอร์ MOS
36 อินเวอร์เตอร์ที่มี N-Type Mosfet Load
37 อินเวอร์เตอร์โหลดตัวต้านทาน
38 การออกแบบอินเวอร์เตอร์โหลดหมดจด
39 CMOS อินเวอร์เตอร์
40 คำจำกัดความเวลาล่าช้า
41 การคำนวณเวลาล่าช้า
42 การออกแบบอินเวอร์เตอร์ที่มีข้อ จำกัด ความล่าช้า: ตัวอย่าง
43 Combinational MOS Logic Circuits: บทนำ
44 วงจรตรรกะ MOS ที่มีการลดลงของ NMOS โหลด: สองอินพุต Nor Gate
45 วงจรตรรกะของ MOS ที่มีการสูญเสีย NMOS โหลด: ทั่วไปหรือโครงสร้างที่มีหลายอินพุต
46 วงจรตรรกะ MOS ที่มีการลดลงของ NMOS โหลด: การวิเคราะห์ชั่วคราวของ Nor Gate
47 วงจรตรรกะ MOS ที่มีการลดลงของ NMOS LOWS: สองอินพุต NAND GATE
48 วงจรตรรกะ MOS ที่มีการลดลงของ NMOS: โครงสร้าง NAND ทั่วไปพร้อมอินพุตหลายรายการ
49 วงจรตรรกะ MOS ที่มีการลดลงของ NMOS: การวิเคราะห์ชั่วคราวของ NAND GATE
50 CMOS Logic Circuits: Nor2 (สองอินพุตหรือ) ประตู
51 CMOS NAND2 (สองอินพุต NAND) ประตู
52 เค้าโครงของ Gates Logic CMOS อย่างง่าย
53 วงจรตรรกะที่ซับซ้อน
54 Gates ลอจิก CMOS ที่ซับซ้อน
55 เค้าโครงของ Gates Logic CMOS ที่ซับซ้อน
56 Aoi และ Oai Gates
57 Pseudo-NMOS GATES
58 CMOS วงจร Full-Adder & Carry Ripple Adder
59 Gates ส่ง CMOS (Gates Pass)
60 Logic Pass-Transistor เสริม (CPL)
61 วงจรตรรกะ Sequential MOS: บทนำ
62 พฤติกรรมขององค์ประกอบ bistable
63 วงจรสลัก SR
64 กลอน SR ที่โอเวอร์คล็อก
65 JK Latch ที่โอเวอร์คล็อก
66 Master-Slave Flip-Flop
67 CMOS D-Latch และ Edge-Triggered Flip-Flop
68 วงจรตรรกะแบบไดนามิก: บทนำ
69 หลักการพื้นฐานของวงจรทรานซิสเตอร์ผ่าน
หัวข้อทั้งหมดไม่อยู่ในรายการเนื่องจากข้อ จำกัด ของอักขระที่กำหนดโดย Play Store